Environnement et contexte de la thèse

Il est indéniable que l’intelligence artificielle est aujourd’hui critique pour la compétitivité de l’industrie française en participant à une croissance basée sur l’innovation. Dans ce contexte, l’intégration et/ou l’utilisation sûre des technologies à base d’intelligence artificielle est essentielle à la fois pour soutenir l’ingénierie, la production industrielle et le développement de produits et services innovants. « L’industrialisation de l’intelligence artificielle pour les systèmes critiques » est un des objectifs majeurs du Grand Défi IA de confiance de l’état. Cet impératif d’industrialisation nécessite d’apporter un environnement en support à la conception, à la validation et au test. Il s’attachera à renforcer la confiance, l’explicabilité, voire de permettre la certification de l’intelligence artificielle. Un collectif d’industriels majeurs dans les domaines de la Défense, des Transports, et de l’Energie, s’est constitué pour présenter la feuille de route de ce Grand Défi / confiance.ai, avec le soutien de partenaires académiques de premier plan. L’Institut de Recherche Technologique SystemX coordonne ce programme.

L’IRT SystemX est situé au cœur du campus scientifique d’excellence mondiale de Paris-Saclay, et porte les ambitions d’un centre de recherche technologique de niveau international dans le domaine de l’ingénierie numérique des systèmes. Il a pour mission de générer de nouvelles connaissances et solutions technologiques en s’appuyant sur les percées de l’ingénierie numérique et de diffuser ses compétences dans tous les secteurs économiques.

Le sujet de thèse a été défini par le consortium réuni dans le cadre du programme confiance.ai et plus précisément dans le projet EC7. La direction de la thèse sera assurée par Dumitru POTOP BUTUCARU, chercheur Inria appartenant à l’équipe-projet Kairos (https://team.inria.fr/kairos/) et la thèse sera inscrite à l’école doctorale ED STIC (#580) de l’Université Paris-Saclay avec l’IRT SystemX comme laboratoire d’accueil. Au sein de l’IRT SystemX, le doctorant ou la doctorante sera rattaché hiérarchiquement à l’axe scientifique « Infrastructures numériques » dont le responsable est Makhlouf HADJI.

Inria (www.inria.fr) est l’institut national de recherche en sciences et technologies du numérique. La recherche de rang mondial, l’innovation technologique et le risque entrepreneurial constituent ses axes directeurs. Au sein de 200 équipes-projets, pour la plupart communes avec les grandes universités de recherche, plus de 3 500 chercheurs et ingénieurs y explorent des voies nouvelles, souvent dans l’interdisciplinarité et en collaboration avec des partenaires industriels pour répondre à des défis ambitieux. Institut technologique, Inria soutient la diversité des voies de l’innovation : de l’édition open source de logiciels à la création de startups technologiques (Deeptech).

Le poste est basé à Palaiseau. Le doctorant ou la doctorante pourra être amené(e) à se déplacer au laboratoire (Inria Kairos site de Paris).

La durée de la thèse est de 3 ans.

Sujet de thèse

Etat de l’art
Le savoir-faire nécessaire à la spécification et à l’implantation des systèmes temps-réel haute-performance du futur (conduite autonome, maintenance et contrôle prédictif, etc.) est aujourd’hui réparti entre deux communautés :

  • La communauté « calcul hautes performances » (HPC), qui a notamment produit les ateliers de Machine Learning (ML) TensorFlow, PyTorch, N2D2… permettant la spécification et l’implantation efficace d’applications ML. Ces ateliers permettent la spécification du parallélisme de données des applications ML/HPC. Pour tirer un maximum de performances d’une large variété d’architectures-cibles (GPUs, TPUs, CPUs, architectures hétérogènes), ces ateliers fournissent des implantations optimisées d’une large variété d’algorithmes de compilation avancée visant le parallélisme de données (tuilage, parallélisation, vectorisation, allocation de tampons, etc.), ainsi que des chaînes de compilation complètes formées en combinant ces algorithmes. Une telle chaîne est MLIR (Multi-Level Intermediate Representation), issue de l’écosystème TensorFlow, qui fait aujourd’hui partie de la distribution logicielle du compilateur LLVM (Low Level Virtual Machine).
  • La communauté « temps réel critique » produit des langages, des méthodes et des outils permettant la spécification et l’implantation de systèmes dont on peut garantir non seulement la correction fonctionnelle, mais aussi le respect d’exigences non-fonctionnelles, et notamment temps réel, comme des débits ou des latences de traitement de bout en bout. L’EPI Kairos a notamment produit dans ce contexte l’outil de parallélisation Lopht [2,3] qui a atteint TRL4 sur des applications avioniques critiques de grande taille, garantissant de très bons taux de parallélisation. Pour permettre de fournir ces garanties, les applications, les architectures-cibles et les méthodes d’implantation doivent avoir de bonnes propriétés facilitant les analyses quantitatives au pire cas en réduisant la variabilité des temps d’exécution. Cela explique l’utilisation de modèles de calcul à parallélisme de tâches dont le contrôle est souvent très simple, ainsi que l’introduction de langages dédiés (comme Lustre/Scade ou Simulink) pour la spécification concurrente et déterministe de la fonctionnalité de ces systèmes. D’autres formalismes ont été introduits pour la spécification non-fonctionnelle : architectures matérielles-cibles, propriétés et exigences non-fonctionnelles.

Approche méthodologique proposée
Notre objectif est un rapprochement fort entre ces deux domaines, permettant une réutilisation maximale de briques technologiques existantes dans la spécification et l’implantation des systèmes temps-réel haute-performance. Des travaux déjà entamés au sein de Kairos [1], fondés sur MLIR et Lustre, permettent la spécification conjointe de tous les aspects fonctionnels d’une application temps réel haute performance.
Dans cette thèse, notre objectif est de compléter ces travaux en prenant en compte les aspects non-fonctionnels, et notamment temps réel. Plus concrètement, il faut :

  1. Étendre le framework TensorFlow/MLIR, et notamment les formalismes intermédiaires introduits dans [1], avec des annotations non-fonctionnelles, principalement temps réel. Ces annotations doivent notamment permettre de décrire les exigences temps-réel[1] d’un système d’une manière compatible avec la formalisation fondée sur SSA de MLIR (alors que les systèmes d’annotations traditionnels visent plutôt des formalisations flot de données ou à base de tâches).
  2. Prendre en compte ces annotations dans des processus d’implantations fournissant des garanties temps réel tout en assurant une bonne utilisation des ressources. Il s’agit ici d’étendre des méthodes déjà existantes d’allocation optimisée de ressources [2, 3] par une prise en compte des caractéristiques des applications ML (haut potentiel de parallélisation, parallélisme de données, etc.).

Expérimentations, cas d’usage
Des interactions sont prévues avec les industriels fournisseurs de cas d’études du projet (qui comptent parmi eux Thales, Safran, Valéo, Airbus…), avec les autres partenaires académiques du programme confiance.ai, avec l’équipe Inria RITS (https://team.inria.fr/rits/) [5,6] spécialisée dans la voiture autonome, et avec la communauté Open-Source MLIR/TensorFlow (https://mlir.llvm.org/) pour pérenniser les résultats.

Calendrier
Le travail commencera par un état de l’art scientifique et par la prise en main du framework ML TensorFlow/MLIR et des cas d’études ML fournis par nos partenaires industriels et académiques.
Le travail scientifique visera l’extension de MLIR et la définition d’un processus d’implantation optimisé pour applications ML. Il sera accompagné de l’écriture d’articles scientifiques, d’un travail de développement logiciel permettant de valider les résultats scientifiques, et de la communication des résultats vers la communauté scientifique et vers nos partenaires industriels.

Références bibliographiques

  • [1] H.Pompougnac, U. Beaugnon, A. Cohen, D. Potop-Butucaru. From SSA to synchronous concurrency and back. Rapport de recherche Inria RR-9380, 2020. https://hal.inria.fr/hal-03043623
  • [2] P.Baufreton, V. Bregeon, K. Didier, G. Iooss, D. Potop-Butucaru, J. Souyris. Efficient fine-grain parallelism in shared memory for real-time avionics. ERTS 2020. https://www.erts2020.org/inc/telechargerPdf.php?pdf=ERTS2020_paper_46.pdf
  • [3] K.Didier, D. Potop-Butucaru, G. Iooss, A. Cohen, J. Souyris, P. Baufreton, A. Graillat. Correct-by-Construction Parallelization of Hard Real-Time Avionics Applications on Off-the-Shelf Predictable Hardware. In ACM TACO 16 (3), 2019. https://dl.acm.org/doi/10.1145/3328799
  • [4] Kalray White Paper: MPPA Processors for Autonomous Driving. https://www.kalrayinc.com/download/mppa-processors-for-autonomous-driving/
  • [5] D.O. Pop, A. Rogozan, F. Nashashibi, A. Bensrhair. Fusion of stereo vision forpedestrian recognition using convolutional neural networks. In 25th European Symposium on Artificial Neural Networks, Computational Intelligence and Machine Learning (ESANN), pages 47-52, April 2017.
  • [6] D.O. Pop, A. Rogozan, F. Nashashibi, A. Bensrhair. Pedestrian Recognition using Cross-Modality Learning in Convolutional Neural Networks. IEEE Intelligent Transportation Systems Magazine, 2019

Profil recherché

Connaissances et savoir-faire essentiels :
Nous cherchons un candidat (H/F) avec un excellent niveau en informatique. Des connaissances solides dans au moins un des domaines suivants sont considérées comme un plus : apprentissage automatique (« machine learning »), systèmes temps réel, parallélisation, calcul réparti, calcul hautes-performances (« HPC »), compilation, langages de programmation, sémantique, méthodes formelles, architecture des ordinateurs.

Qualités professionnelles :

  • Curiosité, esprit d’initiative, capacité d’analyse et rigueur
  • Adaptabilité et autonomie, aisance relationnelle
  • Capacité à travailler en mode projet : suivi et avancement des travaux,
  • Aptitude à la valorisation et la communication des résultats sous forme de publications, brevet…
  • Très bonne communication orale et écrite en français et en anglais.

Informations clés

Contrat : Thèse
Localisation : Palaiseau (91)
Durée de la thèse : 3 ans
Rémunération : 2700 €

Pour postuler, merci de mentionner la référence de l’offre : DIT 05-2021


Postuler à cette offre d’emploi


Mots-clés :


Partager cette offre d’emploi :

Inscrivez-vous à la newsletter de l'IRT SystemX

et recevez chaque mois les dernières actualités de l'institut :